Singlechip: Unterschied zwischen den Versionen
'hard (Diskussion | Beiträge) Keine Bearbeitungszusammenfassung |
'hard (Diskussion | Beiträge) Keine Bearbeitungszusammenfassung |
||
| Zeile 7: | Zeile 7: | ||
Bild:SchachschuleII-CPU.jpg|Singlechip H8 aus [[Mephisto Schachschule II]] | Bild:SchachschuleII-CPU.jpg|Singlechip H8 aus [[Mephisto Schachschule II]] | ||
</gallery> | </gallery> | ||
==Singlechip Typen Übersicht== | |||
Typ [[ROM]] (Byte) [[RAM]] (Byte) Zyklen | |||
-------------------------------------------- | |||
[[HMCS40|HMCS412]] 2 K á 10Bit 80 ? | |||
[[KS56C220]] 2 K 144 ? | |||
[[68HC05|68HC05-2]] 2 K 128 4 | |||
[[80C49]] 2 K 128 4 | |||
[[6301V]] 4 K 128 4 | |||
[[80C50]] 4 K 256 4 | |||
[[M50743]] 4 K 256 8 | |||
[[68HC05|68HC05-8]] 7744 176 4 | |||
[[M50747]] 8 K 256 8 | |||
[[6301Y]] 16 K 256 4 | |||
[[H8]] 16 K / 32 K 512 / 1024 2 | |||
Version vom 3. April 2006, 14:52 Uhr
Mit Singlechip werden elektronische Bausteine bezeichnet, die sowohl CPU, ROM und RAM, als auch Ein/Ausgabe Ports in einem integrierten Schaltkreis zusammenfassen. Typische, in Schachcomputern verwendete, Beispiele sind die Chips der Intel 80C50, Hitachi H8 und 6301Y Baureihe. Ein Nachteil dieser kostengünstigen Bauweise ist, dass spätere Programmänderungen - durch den ansonsten einfachen Austausch des ROM oder EPROM - unmöglich sind.
-
Singlechip 6301Y aus CXG Super Enterprise -
Singlechip 6301Y aus Mephisto Monaco -
Singlechip H8 aus Mephisto MM VI -
Singlechip H8 aus Mephisto Schachschule II
Singlechip Typen Übersicht
Typ ROM (Byte) RAM (Byte) Zyklen -------------------------------------------- HMCS412 2 K á 10Bit 80 ? KS56C220 2 K 144 ? 68HC05-2 2 K 128 4 80C49 2 K 128 4 6301V 4 K 128 4 80C50 4 K 256 4 M50743 4 K 256 8 68HC05-8 7744 176 4 M50747 8 K 256 8 6301Y 16 K 256 4 H8 16 K / 32 K 512 / 1024 2